An improved architecture for designing modulo (2n-2p+1) multipliers

1. Verfasser:
Weitere Verfasser: ;
In: IEICE Electronics Express, 9(2012), 14, S. 1141 - 1146
Format: E-Article
Sprache: Englisch
veröffentlicht: Institute of Electronics, Information and Communications Engineers (IEICE)
Schlagworte:
ISSN: 1349-2543
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!

Online